David, ( 0522107 ) (2010) Perancangan & Simulasi UART (Universal Asynchronous Receiver Transmitter) Dengan Bahasa Pemrograman VHDL. Undergraduate thesis, Universitas Kristen Maranatha.
|
Text
0522107_Abstract_TOC.pdf - Accepted Version Download (24Kb) | Preview |
|
|
Text
0522107_Appendices.pdf - Accepted Version Download (304Kb) | Preview |
|
|
Text
0522107_Chapter1.pdf - Accepted Version Download (11Kb) | Preview |
|
Text
0522107_Chapter2.pdf - Accepted Version Restricted to Repository staff only Download (442Kb) |
||
Text
0522107_Chapter3.pdf - Accepted Version Restricted to Repository staff only Download (59Kb) |
||
Text
0522107_Chapter4.pdf - Accepted Version Restricted to Repository staff only Download (194Kb) |
||
|
Text
0522107_Conclusion.pdf - Accepted Version Download (7Kb) | Preview |
|
Text
0522107_Cover.pdf - Accepted Version Restricted to Repository staff only Download (27Kb) |
||
|
Text
0522107_References.pdf - Accepted Version Download (9Kb) | Preview |
Abstract
Seiring dengan perkembangan teknologi, kebutuhan terhadap berbagai alat yang dapat digunakan untuk lebih dari satu kebutuhan sangat bermanfaat dalam penghematan biaya. Dalam Tugas Akhir ini dibahas tentang perancangan UART (Universal Asynchronous Receiver Transmitter) dengan bahasa pemrograman VHDL dan pensimulasiannya pada ModelSim SE 6.0. Dengan bahasa pemrograman VHDL berbagai fungsi logika dapat dipelajari tanpa harus membeli IC terlebih dulu. Dari uji coba dengan simulasi yang dilakukan diperoleh bahwa UART yang dirancang dengan VHDL dapat berfungsi dengan baik.
Item Type: | Thesis (Undergraduate) |
---|---|
Uncontrolled Keywords: | ModelSim SE 6.0, UART, VHDL |
Subjects: | T Technology > TK Electrical engineering. Electronics Nuclear engineering |
Divisions: | Faculty of Engineering > 22 Electrical Engineering Department |
Depositing User: | Perpustakaan Maranatha |
Date Deposited: | 30 Aug 2013 07:44 |
Last Modified: | 30 Aug 2013 07:44 |
URI: | http://repository.maranatha.edu/id/eprint/3927 |
Actions (login required)
View Item |