

PERANCANGAN MODULATOR QPSK DENGAN METODA DDS (DIRECT DIGITAL SYNTHESIS) BERBASIS MIKROKONTROLLER ATMEGA8535

Disusun Oleh:

Jhon Presley

0322094

Jurusan Teknik Elektro, Fakultas Teknik, Universita Kristen Maranatha

Jalan Prof. Drg. Suria Sumantri 65 Bandung 40164, Indonesia

Email: presleyjhon@yahoo.com

ABSTRAK

Teknologi komunikasi digital pada saat ini telah berkembang sangat signifikan. Dalam perkembangan tersebut dibutuhkan suatu sistem modulasi yang baik sehingga sinyal informasi yang akan dikirim dapat diterima dengan baik oleh receiver.

Dalam tugas akhir ini dirancang modulator QPSK dengan metoda DDS berbasis mikrokontroller ATMEGA8535. Metoda DDS digunakan sebagai Pensistesis sinyal. Metoda DDS mempunyai prinsip yaitu menyimpan sejumlah sampel diskrit amplitudo dari suatu sinyal dan kemudian dikeluarkan secara berurutan sesuai dengan skala kenaikan fasa.

Dari hasil percobaan dan pengamatan yang telah dilakukan , diperoleh bahwa modulator QPSK dengan metoda DDS ini dapat menghasilkan sinyal QPSK untuk laju data informasi 2400 bps, tidak sesuai untuk laju data informasi 4800 bps.

Kata Kunci: Metoda DDS (Direct Digital Synthesis), QPSK, Mikrokontroller

**DESIGNING OF MICROCONTROLLER
ATMEGA8535
BASED QPSK MODULATOR WITH DDS
(*DIRECT DIGITAL SYNTHESIS*) METHOD**

Composed by:

Jhon Presley

0322094

Electrical Engineering Department, Maranatha Christian University,

Jl. Prof. Drg. Suria Sumantri 65 Bandung 40164, Indonesia

Email:presleyjhon@yahoo.com

ABSTRACT

Digital Communication technology have gone to a quite significant progress. In that development, it's needed agood modulation system so that the information signal which send with carier signal, can be received by receiver completely.

In this final project, the QPSK modulators with DDS (Direct Digital Synthesis) method using microcontroller ATMEGA8535. Has been designed method has principle that store a number of discrete amplitude of signal and sent out in sequence according to phase increment scale.

From the experiments and observation that already done, the QPSK modulator using DDS method could produce QPSK signal for information rate of 2400 bps, but not for information rate 4800 bps.

Keyword : DDS (Direct Digital Synthesis) method, QPSK, Microcontroller

DAFTAR ISI

	Halaman
ABSTRAK	i
ABSTRACT	ii
KATA PENGANTAR	iii
DAFTAR ISI	v
DAFTAR GAMBAR	vii
DAFTAR TABEL	ix
 BAB I PENDAHULUAN	
1.1 Latar Belakang	1
1.2 Perumusan Masalah	1
1.3 Tujuan	2
1.4 Pembatasan Masalah	2
1.5 Spesifikasi Alat	2
1.6 Sistematika Penulisan	2
 BAB II LANDASAN TEORI	
2.1 Modulasi Digital	4
2.1.1 QPSK (<i>Quadrature Phase Shift Keying</i>)	4
2.2 Modulator Digital Dengan Metoda DDS (<i>Direct Digital Synthesis</i>)	6
2.2.1 Akumulator Fasa (<i>Phase Accumulator</i>)	7
2.2.2 ROM Sinus	10
2.2.3 <i>Digital to Analog Converter</i> (DAC)	11
2.2.4 <i>Low Pass Filter</i> (LPF)	12
2.3 Mikrokontroler ATMEGA8535	13
2.3.1 Konfigurasi pin TMEGA8535	16
2.3.2 Sistem Clock	17

2.3.3	Memori Data	18
2.3.4	Memori Program	19
2.3.5	Port Sebagai Input / Output Digital	20
2.3.6	Interupsi	21

BAB III PERANCANGAN DAN PEMBUATAN ALAT

3.1	Rangkain Mikrokontroler	22
3.2	ROM Sinus	24
3.3	Rangkain DAC (<i>Digital to Analog Converter</i>)	24
3.4	Rangkain Low Pass Filter	25
3.5	Perancangan Perangkat Lunak (Software)	27
3.5.1	Subrutin Periksa ROM	29

BAB IV PENGUKURAN DAN PENGAMATAN

4.1	Keluaran Mikrokontroler	31
4.2	Pengukuran Respon Frekuensi dari LPF	33
4.3	Hasil Keluaran Sinyal Modulasi	34
4.4	Analisis	35

BAB V KESIMPULAN DAN SARAN

5.1	Kesimpulan	36
5.2	Saran	36

DAFTAR PUSTAKA	37
-----------------------------	----

LAMPIRAN

Lampiran A	Foto Rangkain Modulator Digital	A-1
Lampiran B	Data ROM Sinus	B-1
Lampiran C-1	keluaran ROM Sinus untuk input 00	C-1
Lampiran C-2	keluaran ROM Sinus untuk input 01	C-3

Lampiran C-3 keluaran ROM Sinus untuk input 10	C-5
Lampiran C-4 keluaran ROM Sinus untuk input 11	C-7
Lampiran D Listing Program	D-1
Lampiran E Skema Rangkaian Modulator Digital	E-1
Lampiran F Datasheet Komponen	F-1

DAFTAR GAMBAR

	Halaman
Gambar 2.1 Diagram Ruang Empat Kemungkinan Fasa	
Sinyal QPSK	5
Gambar 2.2 Sinyal QPSK	6
Gambar 2.3 Rangkain Modulator dengan Metode DDS	6
Gambar 2.4 Sampel Diskrit Amplituda Satu Periode	
Gelombang Sinusoidal	7
Gambar 2.5 Rangkain Dasar Pembentukan Akumulator	8
Gambar 2.6 Proses Aritmatik Akumulator dan Pengalamatan	
Memori Dengan Tingkat Kenaikan Fasa Satu.....	9
Gambar 2.7 Isi Memori ROM Sinus (a) Isi ROM Sinus Dengan Resolusi	
Fasa 3-bit (b) Gelombang yang Dihasilkan Dengan Kenaikan	
Fasa $360/8$, (c) Gelombang Yang Dihasilkan Dengan Kenaikan	
Fasa $(2 \times 360)/8$	10
Gambar 2.8 Ladder R-2R DAC	11
Gambar 2.9 Perbandingan Respon Fasa Dari Filter Low Pass	12
Gambar 2.10 Arsitektur ATMEGA8535	14
Gambar 2.11 Konfigurasi pin ATmega8535	16
Gambar 2.12 Sistem Clock	18
Gambar 2.13 Konfigurasi Data AVR ATmega8535	19
Gambar 2.14 Memori Program ATmega8535	20
Gambar 3.1 Diagram Blok Modulator Digital Dengan	
Metode DDS	22

Gambar 3.2	Rangkain Mikrokontroller ATmega8535.....	23
Gambar 3.3	Rangkaian DAC	25
Gambar 3.4	Rangkain Sallen-Key Untuk Low Pass Filter Degan Orde 2	26
Gambar 3.5	Rangkain Low Pass Filter Tipe Chebhychev Orde 4.....	27
Gambar 3.6	Flowcahard Utama Modulator Digital	27
Gambar 3.7	Subrutin Periksa ROM	29
Gambar 4.1	Blok-Blok Pengukuran	31
Gambar 4.2	Keluaran Mikrokontroller QPSK	32
Gambar 4.3	Kurva Karakteristik LPF	34
Gambar 4.4	Sinyal Dengan Input 2400 bps	34
Gambar 4.5	Sinyal Dengan Input 4800 bps	35

DAFTAR TABEL

		Halaman
Tabel 2.1	Jenis Pengontrol Mikro AVR	15
Tabel 3.1	Parameter-parameter Design Filter <i>Sallen-Key</i>	26
Tabel 3.2	Nilai-nilai Komponen <i>Low Pass Filter</i>	27
Tabel 4.1	Keluaran Mikrokontroler QPSK	32
Tabel 4.2	Pengukuran Respon Frekuensi LPF	33